En raison d’un problème dans la version 19.3 du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous voyiez cette erreur pendant la synthèse. Cette erreur se produit dans les conceptions qui incluent des IP de mémoire embarquées avec le RAM_BLOCK_TYPE réglée sur M20K et qui ont été mises à niveau depuis la version 19.2.
Les IP de mémoire embarquées suivantes sont affectées
- RAM : Intel FPGA IP 1 PORT
- RAM : Intel FPGA IP 2 PORTS
- RAM : Intel FPGA IP 4 PORTS
- ROM : INTEL FPGA IP 1 PORT
- ROM : INTEL FPGA IP 2 PORTS
Seuls les modèles ciblant Intel® Stratix® 10, Intel® Arria® 10 et Intel® Cyclone® 10 GX sont concernés.
Pour contourner ce problème, il est possible de supprimer l’IP de ram dans la version 19.3 ou de mettre à niveau l’IP à partir de la version 19.1.
Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.