Il est possible que vous voyiez cette erreur lors de la programmation d’un Intel® FPGA avec un fichier SVF à l’aide du débogage JTAG Chain dans le logiciel Intel® Quartus® Prime.
Cela est connu pour se produire si le fichier SVF est créé avec un paramètre TCK de 6 MHz et que le Intel® FPGA Download Cable II (anciennement appelé USB-Blaster II) fonctionne avec une valeur TCK par défaut de 24 MHz.
Si le fichier SVF est créé avec un TCK défini sur 25 MHz, cela fonctionnerait bien tant que le TCK du Intel FPGA Download Cable II n’est pas modifié.
Si le fichier SVF est créé avec 6 MHz en tant que TCK, alors la fréquence Intel® FPGA Download Cable II doit être amenée à 6 MHz pour être corrélée avec le paramètre de fichier SVF.
Pour ce faire, ouvrez le shell de commande Nios II et saisissez la commande suivante :
« jtagconfig --setparam 1 JtagClock 6M »