ID de l'article: 000086824 Type de contenu: Dépannage Dernière révision: 23/07/2017

Rx_syncclock est-elle disponible pour le récepteur soft LVDS Intel® FPGA IP avec un facteur SERDES égal ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® IP Soft LVDS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La rx_syncclock n’est pas réutilisée lorsque le LVDS souple (SERDES) Intel® MAX® 10 FPGA possède un facteur de serializer/de deserializer (SERDES). Par conséquent, rx_syncclock n’est pas disponible dans le récepteur soft LVDS Intel® FPGA IP lorsqu’un facteur SERDES même est sélectionné.

    Résolution

    Aucune solution de contournement n’est nécessaire pour ce problème.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® MAX® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.