ID de l'article: 000086815 Type de contenu: Messages d'erreur Dernière révision: 26/12/2018

Erreur interne : sous-système : PCC, fichier : /quartus/lhôtesph/pcc/pcc_module.cpp, ligne : 1112

Environnement

    Intel® Quartus® Prime Pro Edition
    FPGA Intel® IP LVDS SERDES
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans les versions Intel® Quartus® Prime Pro Edition 18.0 et antérieures, vous pouvez constater cette erreur interne lors de la mise en œuvre d’une IP LVDS SERDES avec option PLL externe lorsque ses ports externes LVDS ext_loaden et ext_fclk se connecter directement à un niveau supérieur.

Résolution

Pour contourner le problème, connectez les deux LVDS ext_loaden et ext_fclk à une PLL externe.

Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

Produits associés

Cet article concerne 2 produits

FPGA et FPGA SoC Intel® Stratix® 10
FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.