ID de l'article: 000086809 Type de contenu: Dépannage Dernière révision: 17/02/2021

Pourquoi les signaux strobe_out et strobe_out_n sont-ils placés dans des broches non adjacentes lors de l’utilisation du stroboscope complémentaire dans le PHY Lite pour interfaces parallèles Intel® Arria® 10 FPGA IP ?

Environnement

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    FPGA Intel® Arria® 10 IP PHY Lite pour interfaces parallèles
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans PHY Lite pour les interfaces parallèles Intel® Arria® 10 FPGA IP, les signaux strobe_out et strobe_out_n sont placés dans des broches non adjacentes lorsque vous sélectionnez des stroboscopes complémentaires et compilez la conception sans affectations d’emplacement de broches.

Résolution

Pour contourner ce problème, affectez les emplacements des broches des signaux strobe_out et strobe_out_n en les plaçant sur les broches DQS/DQSn adjacentes.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Arria® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.