Pourquoi le Altera PLL ne commute-t-il pas l’horloge de référence d’entrée lors de l’utilisation du mode de commutation manuel dans les périphériques Arria® V, Cyclone® V et Stratix® V ?

En raison d’un problème avec le logiciel Intel® Quartus® Prime version 17.1 et antérieure, le Altera® PLL peut ne pas commuter l’entrée d’horloge de référence lors de l’utilisation du mode de commutation manuel dans les périphériques Arria® V, Cyclone® V et Stratix® V.  Lorsque ce problème se produit, Altera PLL sélectionne toujours une des deux horloges de référence quel que soit l’état du signal extswitch.

Vous pouvez savoir si ce problème se produit ou non à partir d’un rapport d’installation.   Voir PLL Refclk Select sous PLL Usage Summary (Résumé de l’utilisation de la PLL dans le rapport d’installateur).  Il existe une source d’entrée PLL d’horloge de référence 0 et une source d’horloge de référence PLL 1.  Si le problème se produit, le même signal d’horloge est connecté aux deux de manière incorrecte.  Si le problème ne se produit pas, deux signaux d’horloge différents sont connectés à ces signaux respectivement.

La modification de l’emplacement de deux broches d’entrée de l’horloge de référence peut contourner ce problème :

1. Échangez deux broches d’entrée d’horloge de référence
   • (exemple) Lorsque vous connectez le signal clock_a à l’entrée clk0 et au signal de clock_b à l’entrée clk1 actuellement, connectez le signal clock_a à l’entrée clk1 et clock_b signal à l’entrée clk0
2. Modifier l’emplacement d’une ou deux broches d’entrée de l’horloge de référence
   • (exemple) Lorsque vous connectez le signal clock_a à l’entrée clk0 et au signal clock_b à l’entrée clk1 actuellement, connectez clock_b sll à l’entrée clk3

Si ces solutions ne permettent pas d’améliorer le problème ou si vous ne pouvez pas modifier l’emplacement des broches d’entrée de l’horloge de référence, soumettez une demande de service via mySupport.