ID de l'article: 000086802 Type de contenu: Information et documentation de produit Dernière révision: 28/09/2018

Comment les données stockées dans la lecture de données FIFO dans Intel® Stratix® client 10 Serial Flash Mailbox client Intel® FPGA IP cœur peuvent-ils être lues avec un hôte JTAG ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour Mailbox Client
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les données en lecture FIFO peuvent être consultées dans le bus « rd_mem » du cœur Intel® FPGA IP client 10 Serial Flash Mailbox du Intel® Stratix®. Pour lire les données stockées dans le FIFO des données de lecture, vous devez lire les données du bus « rd_mem ». Reportez-vous à l’adresse de base et de fin du rd_mem IP dans le Platform Designer pour obtenir l’adresse de démarrage et la liste des adresses dans lesquelles vous pouvez lire.

    Pour plus de détails sur le flux de fonctionnement en lecture, reportez-vous au guide de l’utilisateur Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP core.

     

    Résolution

    Pour plus de détails sur le flux de fonctionnement en lecture, reportez-vous au guide de l’utilisateur Stratix® 10 Serial Flash Mailbox Client Intel® FPGA IP core.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.