ID de l'article: 000086792 Type de contenu: Dépannage Dernière révision: 21/04/2017

Quels appareils FPGA/CPLD prennent en charge l’IP de l’entérinoir interne ?

Environnement

    FPGA Intel® IP pour oscillateur interne
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Bien que le circuit interne des habilitateurs soit présent dans les® FPGAs Intel et les CPLD, toutes les familles de périphériques ne prennent pas en charge l’instanciation de l’IP de latéristation interne pour l’utilisation de la logique de l’utilisateur.

Voici une liste des familles de périphériques qui prennent en charge l’instanciation de l’IP de l’outil de dissipation interne :

1) MAX® II, MAX V & MAX 10

2) Arria® II GX

3) Cyclone® III et Cyclone IV

4) Cyclone V, Arria V et Stratix® V

5) Arria 10

6) Stratix 10

 

les familles de périphériques FPGA/CPLD qui ne sont pas citées ci-dessus ne prennent pas en charge l’instancation de l’IP de l’entérinment interne des sdtateurs.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.