ID de l'article: 000086781 Type de contenu: Dépannage Dernière révision: 15/01/2021

Pourquoi la valeur de l’ID de transaction en lecture AXI (RID) change-t-elle lors d’un transfert de données en lecture lors d’un transfert de données lors de l’utilisation du contrôleur Intel® Stratix® 10 MX HBM2 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans le contrôleur HBM2 10 MX Intel® Stratix® lors de l’utilisation du logiciel Intel Quartus® Prime Pro Edition versions 20.4 ou antérieures, vous pouvez constater que le maître AXI retourne une valeur différente pour le signal axi_0_0_rid adresse de lecture si la durée de lecture de la rafale axi_0_0_arlen signal est supérieure à 2.

    Résolution

    Pour contourner ce problème dans les versions 20.4 ou antérieures du logiciel Intel® Quartus® Prime Pro Edition,

    Téléchargez le fichier hbm_burst_rid_fix.zip et remplacez les fichiers chiffrés suivants des fichiers existants.

    ./sim_mentor/altera_axi_ufi_axi_burst_ctrl.sv

    Copiez à /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_191/sim/mentor/

    ./syn_quartus/altera_axi_ufi_axi_burst_ctrl.sv

    Copiez à /ip/ed_synth/ed_synth_hbm_0_example_design/altera_axi_ufi_adapter_19

    Ce problème est résolu à partir de la version 21.1 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA Intel® Stratix® 10 MX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.