ID de l'article: 000086768 Type de contenu: Dépannage Dernière révision: 10/12/2018

Pourquoi y a-t-il un décalage dans l’emplacement PLL entre le Manuel de l’appareil V Cyclone® et le rapport de compilation logicielle Intel® Quartus® Prime pour Cyclone® les périphériques V GX C3 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il existe un décalage entre le manuel de l’appareil V Cyclone® et le rapport de compilation logicielle Intel® Quartus® Prime pour les périphériques Cyclone® V GX C3.

    Les emplacements PLL indiqués dans le rapport de compilation logicielle Intel® Quartus® Prime sont corrects et sont indiqués ci-dessous.

    FRACTIONALPLL_X0_Y14

    FRACTIONALPLL_X0_Y32

    FRACTIONALPLL_X48_Y1

    FRACTIONALPLL_X48_Y32

     

    Résolution

    L’emplacement PLL corrigé ci-dessus sera mis à jour dans une version ultérieure du manuel de l’appareil Cyclone® V.

    Produits associés

    Cet article concerne 1 produits

    FPGA Cyclone® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.