ID de l'article: 000086758 Type de contenu: Dépannage Dernière révision: 01/03/2021

Pourquoi les interfaces de mémoire externe Intel® FPGA IP rencontrer une erreur de compilation fitter lorsqu’une voie d’E/S ne comporte pas les 12 broches connectées ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous rencontriez une erreur de compilation dans le logiciel Intel® Quartus® Prime si les interfaces de mémoire externe Intel Arria® 10 FPGA IP ou d’interfaces de mémoire externe Intel Cyclone® l’IP 10 GX FPGA disposent d’un groupe de DQ placé dans une voie d’E/S contenant des broches d’E/S non connectées FPGA.

    Résolution

    Pour contourner ce problème, vous devez vous assurer que les interfaces de mémoire externe Intel® Arria® 10 interfaces IP ou de mémoire externe à 10 FPGA Intel® Cyclone® le groupe DQ IP à 10 GX FPGA sont placées sur une voie d’E/S sur laquelle les 12 broches sont connectées.

    Produits associés

    Cet article concerne 2 produits

    FPGA Intel® Cyclone® 10 GX
    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.