ID de l'article: 000086747 Type de contenu: Information et documentation de produit Dernière révision: 10/10/2018

Comment pré-stocker les données dans le FIFO des données d’écriture dans le client Serial Flash Mailbox client Intel® FPGA IP cœur pour Intel Stratix®10 FPGA avec l’hôte JTAG ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Les données d’écriture FIFO fait référence au bus « wr_mem » du client serial flash Intel® FPGA IP cœur de Intel® Stratix® 10 FPGAs. Pour pré-stocker les données dans l’écriture FIFO des données, vous devez écrire des données dans le bus « wr_mem ». Vous pouvez vous référer à l’adresse de base et de fin du wr_mem IP dans le Platform Designer pour obtenir l’adresse de démarrage et la liste des adresses dans lesquelles vous pouvez écrire.

     

     

    Résolution

    Pour plus d’informations sur le flux d’opérations d’écriture, vous pouvez consulter le Guide de l’utilisateur de la boîte aux lettres Flash série client Intel® FPGA IP cœur pour Intel Stratix 10 FPGAs.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.