Les données d’écriture FIFO fait référence au bus « wr_mem » du client serial flash Intel® FPGA IP cœur de Intel® Stratix® 10 FPGAs. Pour pré-stocker les données dans l’écriture FIFO des données, vous devez écrire des données dans le bus « wr_mem ». Vous pouvez vous référer à l’adresse de base et de fin du wr_mem IP dans le Platform Designer pour obtenir l’adresse de démarrage et la liste des adresses dans lesquelles vous pouvez écrire.
Pour plus d’informations sur le flux d’opérations d’écriture, vous pouvez consulter le Guide de l’utilisateur de la boîte aux lettres Flash série client Intel® FPGA IP cœur pour Intel Stratix 10 FPGAs.