Dans la version 19.3 du logiciel Intel® Quartus® Prime Pro edition, cette erreur peut être constatée dans les conceptions ciblant un périphérique de FPGA SoC 10 SX Intel® Stratix® lorsque la broche de HPS_OSC_CLK est partagée entre le tissu FPGA et le système de processeur dur Intel® Stratix® 10 FPGA IP.
Pour contourner ce problème, ne connectez aucune logique de structure FPGA à cette broche. L’utilisation des broches HPS_OSC_CLK se limite au système de processeur dur Intel® Stratix® 10 FPGA IP.
Ce problème devrait être résolu dans une prochaine version du logiciel Intel Quartus Prime Proedition