Dans la version 19.1 du logiciel Intel® Quartus® Prime Pro Edition, cette erreur peut apparaître dans les conceptions ciblant un périphérique de FPGA SoC 10 SX Intel® Stratix® lorsque la broche de HPS_OSC_CLK est partagée entre le tissu FPGA et le système de processeur dur Intel® Stratix® 10 FPGA IP.
Pour contourner ce problème, ne connectez aucune logique FPGA fabric à cette broche. L’utilisation des broches HPS_OSC_CLK se limite au système de processeur dur Intel® Stratix® 10 FPGA IP.