ID de l'article: 000086706 Type de contenu: Dépannage Dernière révision: 30/05/2017

Pourquoi le signal MMR 10 DDR4 Arria (mmr_slave_readdatavalid_0) bascule-t-il alors qu’il n’y a pas de demande de lecture par l’utilisateur ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Arria® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Si l’option Enable Memory-Mapped Configuration and Status Register (MMR) est activée dans l’onglet Contrôleur de l’éditeur de paramètres IP 10 DDR4 Arria®, il est possible que le signal MMR (mmr_slave_readdatavalid_0) bascule même s’il n’y a pas de demande de lecture par l’utilisateur.

    Résolution

    Ce problème devrait être résolu dans une prochaine version du logiciel Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.