ID de l'article: 000086699 Type de contenu: Dépannage Dernière révision: 09/07/2018

Quelle tension utiliser pour les broches MSEL pour piloter une logique élevée dans Intel® Cyclone® les périphériques 10 LP ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour sélectionner le schéma de configuration, les broches MSEL doivent être tirées haut ou bas.

Résolution

Dans les périphériques Intel® Cyclone® 10 LP, vous devez brancher des broches MSEL de câble à VLS (pour logique élevée) ou GND (pour logique faible) comme l’indique la section 6.3.1 MSEL Pin Settings from the Intel Cyclone 10 LP Core Fabric and General Purpose I/Os Handbook (Manuel des broches MSEL 6.3.1). L’intention du tableau 46. Résumé des broches de configuration pour Intel Cyclone les périphériques 10 LP est juste pour décrire la tension d’alimentation utilisée par la logique interne utilisée par les broches MSEL, qui est VCCINT.

Produits associés

Cet article concerne 1 produits

FPGA Intel® Cyclone® 10 LP

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.