ID de l'article: 000086669 Type de contenu: Messages d'erreur Dernière révision: 10/10/2018

Erreur (175006) : il n’y a pas de connectivité de routage entre l’IOPLL et la destination LVDS_CHANNEL

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez cette erreur dans le logiciel Intel® Quartus® Prime Pro lors de l’utilisation de Intel FPGA IP LVDS SERDES avec Intel Stratix® 10 périphériques. Cette erreur se produit lorsque le signal d’horloge d’entrée de l’IOPLL est provenant du FPGA cœur.

Résolution

Pour éviter cette erreur, fournissez le signal d’horloge d’entrée à l’IOPLL à l’aide de broches d’horloge dédiées.

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.