Cette erreur peut être observée dans le logiciel Quartus® Prime Pro Edition lors de la compilation de toutes les conceptions ciblées de l’appareil Agilex™ qui contiennent l’interface flash série générique FPGA la conception IP avec les conduits exportés. Cela est dû au fait qu’il existe un conflit d’activation de la sortie (OE) dans le placement des broches de conception. L’erreur peut être dupliquée sur différentes affectations de broches si plusieurs conflits d’origine sont détectés.
Dans tous les appareils Agilex™, il existe une exigence de placement des broches en raison du fait que le matériel d’origine est partagé entre les broches du groupe DQ x4. Ainsi, s’il y a deux conduits ayant leurs propres signaux OE respectifs, ils doivent être affectés à des broches de groupe DQ x4 différentes pour éviter les conflits OE.
Interface Flash série générique FPGA IP (visualiseur de carte technologique)
| Signaux OE | Conduits exportés |
|---|---|
| dedicated_interface :data_buf[0]~0 | qspi_pins_data[0] |
| dedicated_interface :data_buf[1]~1 | qspi_pins_data[1] |
| dedicated_interface :data_buf[2]~2 | qspi_pins_data[2] qspi_pins_data[3] |
| qspi_inf_inst :oe_reg | qspi_pins_dclk qspi_pins_ncs |
Pour éviter cette erreur, les conduits exportés avec des signaux d’origine différents doivent être établis dans un groupe DQ x4 différent, tandis que les conduits exportés avec un signal OE partagé doivent être établis dans le même groupe DQ x4. L’exemple d’utilisation d’un appareil Agilex™ (AGFB027) est présenté dans le tableau suivant :
| Placement des broches des conduits exportés | x4 groupe DQ (AGFB027) | |
|---|---|---|
| qspi_pins_data[0] | W34 | DQ133 |
| qspi_pins_data[1] | J35 | DQ135 |
| qspi_pins_data[2] qspi_pins_data[3] | L38 W38 | DQ132 |
| qspi_pins_dclk qspi_pins_ncs | J39 C38 | DQ134 |
Les informations sont disponibles dans le guide d’utilisation des E/S à usage général Agilex™ et LVDS SERDES et les fichiers pin-out pour FPGA.