ID de l'article: 000086657 Type de contenu: Dépannage Dernière révision: 13/12/2016

Pourquoi mon inférence de RAM échoue-t-elle pour Stratix 10 conceptions ?

Environnement

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Dans le logiciel Quartus® Prime Pro edition, vous pouvez voir que les RAM qui ont été déduites comme M20K dans Stratix® V ou Arria® 10 ne sont pas déduites en Stratix 10 pour l’une des raisons suivantes :

  • Stratix 10 ne prend pas en charge les rames à double port True Dual Port (TDP) à double horloge
  • Stratix 10 ne prend pas en charge les RAM TDP à largeur mixte
  • Stratix 10 ne prend pas en charge le comportement de lecture pendant l’écriture (RDW) à port mixte « old data » pour les RAM TDP
  • Stratix 10 prend uniquement en charge les rames à deux ports à largeur mixte simples (SDP) avec des ratios de 1:2 et 1:4 (1:8, 1:16 et 1:32 ne sont pas prises en charge)

 

Produits associés

Cet article concerne 1 produits

FPGA et FPGA SoC Intel® Stratix® 10

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.