ID de l'article: 000086629 Type de contenu: Dépannage Dernière révision: 06/05/2021

Pourquoi le contrôleur QSPI Agilex est-il désactivé pendant la configuration FPGA ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Dans la version 21.1 du logiciel Prime Pro Edition Intel® Quartus® et avant, un problème est survenu lorsque le contrôleur QSPI SDM Agilex est désactivé pour le HPS après que la configuration initiale du FPGA se produise pendant le démarrage du premier mode HPS.  Cela se produit après la première configuration FPGA de U-Boot et/ou Linux.

    Résolution

    Pour contourner ce problème, vous pouvez sonder à nouveau le pilote flash QSPI après la configuration de FPGA initiale.

    Pour réinsérez dans U-Boot, exécutez ce commmand :

    SOCFPGA_AGILEX #sf probe

     

    Ce problème devrait être résolu dans une prochaine version du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7 série F

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.