ID de l'article: 000086614 Type de contenu: Messages d'erreur Dernière révision: 01/11/2018

Erreur (19433) : Transfert entre le dSP et la MÉMOIRE vive et le dsP ou la RAM. <signal_path> impossible de transférer le timing.</signal_path>

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Il est possible que vous constatiez une erreur de synthèse similaire lorsque vous connectez le pont d’horloge Avalon-MM à l’interface Avalon ou MMR de l’IP EMIF Intel® Stratix® 10 FPGA dans la version 17.1 ou antérieure de Intel® Quartus® Prime Platform Designer.

    Erreur (19433) : Un transfert entre un DSP ou une ram < signal_path1>via une cellule logique, <signal_path2> rendre le transfert de synchronisation impossible.

     

    Résolution

    Ce problème est résolu dans la version 17.1.1 ou une version ultérieure du logiciel Intel® Quartus® Prime.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.