Erreur (10198) : erreur HDL Verilog à phylite_io_bufs.sv(1078) : la direction de sélection des parties est contraire à la direction du préfixe de l’index

En raison d’un problème dans la version 18.1 du logiciel Intel® Quartus® Prime et les versions précédentes, vous pouvez constater des erreurs similaires comme illustré ci-dessous lorsque l’IP PHYLite 10 Intel Arria® 10 est configurée comme une interface de sortie 48 bits avec l’option Utiliser la puissance de la fonction Densbe désactivée.

Dans le logiciel Intel Quartus Prime Standard Edition,

Erreur (10198) : erreur HDL Verilog à phylite_io_bufs.sv(1078) : la direction de sélection des parties est contraire à la direction du préfixe de l’index

Erreur (12152) : ne peut pas créer de hiérarchie d’utilisateurs s’il y a de la place dans la hiérarchie des utilisateurs : ed_synth_altera_phylite_180_7qlz52a:phylite_0_example_design|ed_synth_altera_phylite_arch_nf_180_wqpiemi:core|phylite_core_20:arch_inst|phylite_io_bufs:u_phylite_io_bufs »

Dans le logiciel Intel Quartus Prime Pro Edition,

Erreur (13437) : erreur HDL Verilog à ed_synth_phylite_0_example_design__phylite_io_bufs.sv(1195) : la direction de sélection de la pièce est contraire à la direction du préfixe de l’index

Erreur (13224) : erreur Verilog HDL ou VHDL à ed_synth_phylite_0_example_design__phylite_io_bufs.sv(1195) : index 48 est hors de portée [47:0] pour « group_data_out_n »

Pour contourner ces erreurs, l’IP Intel® Arria® 10 PHYLite peut être configurée comme une interface de largeur de données 47 bits ou plus petite.

Ce problème sera résolu dans une prochaine version du logiciel Intel Quartus® Prime.