ID de l'article: 000086607 Type de contenu: Dépannage Dernière révision: 09/05/2018

Pourquoi le cœur IP de l’Intel® Stratix® 10 puces ID IP lit-il tous les zéros en mode utilisateur ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 10 IP pour ID de la puce
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Lorsque le cœur IP de l’ID de puce Intel® Stratix® 10 est retiré du mode utilisateur, il est possible que vous ne voyiez aucune sortie sur le port « chip_id » même après le signal de ' data_valid '. Cela peut être constaté avec les conceptions compilées dans Intel Quartus® version 17.1 du logiciel Prime Pro.

    Résolution

    Pour lire l’ID unique de la puce à partir de Intel Stratix 10 périphériques

    • Affirmez une réinitialisation initialement pour réinitialiser le cœur IP de l’ID de la puce.
    • Déclenchez une transition haute > faible sur le port « prêt » pour lancer une commande de lecture vers le cœur IP.
    • Utilisez le port « prêt » pour déclencher plusieurs lectures en mode utilisateur.

    Ce problème a été résolu dans Intel Quartus version 18.0 du logiciel Prime Pro.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.