ID de l'article: 000086578 Type de contenu: Messages d'erreur Dernière révision: 15/04/2014

Erreur (12012) : décalage dans la direction du port pour l’entité « altpcie_sv_hip_avmm_hwtcl:pcie_avgz_hip_avmm_0 » au port « tlbfm_out[0] ». L’entité supérieure attend une broche « Sortie », tandis que l’entité inférieure utilise une broc...

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Cette erreur peut être constatée lorsque vous tentez de compiler une Arria® V GZ ou Stratix® V Hard IP pour PCI Express® pour le composant Qsys mappé de mémoire Avalon® dans VHDL.

    Ce problème est dû à un problème de conversion Verilog HDL à VHDL.

    Résolution

    Commentez les deux tlbfm_out se produisent du dossier haut de gamme dans le fichier qui appelle le composant altpcie_sv_hip_avmm_hwtcl .

    Ce problème devrait être résolu dans une version ultérieure du logiciel Quartus® II.

    Produits associés

    Cet article concerne 3 produits

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.