ID de l'article: 000086558 Type de contenu: Dépannage Dernière révision: 11/09/2012

Quelle est la tolérance au cycle d’utilisation des ports d’entrée DRCLK et ARCLK de blocs de mémoire Flash utilisateur (UFM) MAX II ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif Les ports d’entrée MAX II UFM DRCLK et ARCLK acceptent un cycle d’exploitation d’environ 45 % à 55 %.

Produits associés

Cet article concerne 1 produits

CPLD MAX® II

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.