ID de l'article: 000086538 Type de contenu: Dépannage Dernière révision: 27/11/2018

Pourquoi le système de processeur dur Intel® Stratix® 10 rencontre-t-il une erreur lors de l’accès à Secure Device Manager QSPI lorsque la source d’horloge de configuration est définie sur la broche OSC_CLK_1 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le code du chargeur de démarrage U-Boot, le système de processeur dur Intel® Stratix® 10 peut signaler une erreur semblable à la suivante lors de la tentative d’accès à la mémoire flash QSPI de Secure Device Manager et la source de l’horloge de configuration est définie sur la broche OSC_CLK_1 :

    SOCFPGA_STRATIX10 # sonde SF

    SF : Échec de l’étalonnage (plage basse)

    SF : octets d’identifiant JEDEC non reconnus : ff, fc, 82

    Impossible d’initialiser le flash SPI à 0:0 (erreur -2)

    Résolution

    Pour éviter ce problème, réglez la source de l’horloge de configuration pour utiliser l’oscillateur interne.

    Produits associés

    Cet article concerne 1 produits

    FPGA SoC Intel® Stratix® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.