ID de l'article: 000086538 Type de contenu: Dépannage Dernière révision: 27/11/2018

Pourquoi le système de processeur dur Intel® Stratix® 10 rencontre-t-il une erreur lors de l’accès à QSPI du Gestionnaire de périphériques sécurisé lorsque la source d’horloge de configuration est réglée sur la broche OSC_CLK_1 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans le code de chargement de démarrage U-Boot, le système de processeur dur Intel® Stratix® 10 peut signaler une erreur similaire à celle suivante lors de la tentative d’accès à la mémoire flash QSPI du Gestionnaire de périphériques sécurisé et la source d’horloge de configuration est réglée sur la broche OSC_CLK_1 :

     

    SOCFPGA_STRATIX10 #sf probe

    SF : calibrage défectueux (faible plage)

    SF : octets JEDEC non reconnus : ff, fc, 82

    Échec de l’initialisation du flash SPI à 0:0 (erreur -2)

    Résolution

    Pour éviter ce problème, définissez la source d’horloge de configuration pour utiliser le l’entérinoir interne.  Un correctif pour ce problème est prévu dans une prochaine mise à jour du code de chargement de démarrage U-Boot.

    Produits associés

    Cet article concerne 1 produits

    FPGA SoC Intel® Stratix® 10 GX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.