ID de l'article: 000086525 Type de contenu: Dépannage Dernière révision: 22/03/2017

Puis-je instantanément l’IP Qsys Translator manuellement dans un système Qsys ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • Interconnexion Intel® FPGA
  • FPGA Intel® IP pour AXI Translator
  • FPGA Intel® IP APB Translator
  • FPGA Intel® IP pour Traducteur Esclave Avalon-MM
  • FPGA Intel® IP pour traducteur maître Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 16.1 du logiciel Quartus® Prime et les versions précédentes d’AXI, Avalon MM et APB Translator IP sont visibles dans la fenêtre du catalogue IP Qsys du logiciel Quartus Prime, sous la section Qsys Interconnect / Memory-Mapped.

    Les IP de traducteur ne doivent pas être ajoutées manuellement aux systèmes Qsys, Qsys les ajoutera automatiquement pour générer des interconnexions de systèmes.

    Résolution

    Ce problème doit être résolu dans une version ultérieure du logiciel Quartus Prime.

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.