Oui. Les PLL LVDS sont des PLL hautes performances conçus pour une gigue faible. Ces PLL ont une gigue plus faible (généralement 20 ps) dans leur horloge de sortie par rapport à la normale (non LVDS) PlLs.
La gigue de la signalisation différentielle à faible tension (LVDS) du circuit à verrouillage de phase (PLL) est-elle différente de celle du débit PLL normal ? (APEXTM 20KE, LVDS, PLL)
1
Avertissement
Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.
Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.