ID de l'article: 000086473 Type de contenu: Dépannage Dernière révision: 29/10/2018

Pourquoi la liste déroulante de largeur d’adresse du pont FPGA vers HPS dans l’IP Intel® Stratix® 10 FPGA du système de processeur dur permet-elle un adressage jusqu’à 40 bits ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    La liste déroulante de la largeur de l’adresse du pont dans la section FPGA à l’interface esclave HPS de la section Ponts HPS FPGA AXI de l’onglet Interfaces FPGA de l’IP FPGA du système de processeur dur Intel® Stratix® 10 permet de sélectionner un adressage allant jusqu’à 40 bits. Cependant, la carte d’adresses HPS telle qu’elle est visible depuis le FPGA ne fait que 128 Go ou 37 bits.

    Résolution

    Dans l’interconnexion HPS Intel® Stratix® 10, les bits de niveau élevé sont disponibles mais ignorés. Les maîtres qui accèdent à ce pont ne doivent pas utiliser ces bits.

    Ce problème est résolu à partir de la version 20.1 du logiciel Intel® Quartus® Prime Pro/Standard Edition.

    Produits associés

    Cet article concerne 2 produits

    FPGA SoC Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 TX

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.