La liste déroulante de la largeur de l’adresse du pont dans la section FPGA à l’interface esclave HPS de la section Ponts HPS FPGA AXI de l’onglet Interfaces FPGA de l’IP FPGA du système de processeur dur Intel® Stratix® 10 permet de sélectionner un adressage allant jusqu’à 40 bits. Cependant, la carte d’adresses HPS telle qu’elle est visible depuis le FPGA ne fait que 128 Go ou 37 bits.
Dans l’interconnexion HPS Intel® Stratix® 10, les bits de niveau élevé sont disponibles mais ignorés. Les maîtres qui accèdent à ce pont ne doivent pas utiliser ces bits.
Ce problème est résolu à partir de la version 20.1 du logiciel Intel® Quartus® Prime Pro/Standard Edition.