ID de l'article: 000086472 Type de contenu: Installation et configuration Dernière révision: 06/12/2018

Pourquoi la configuration de l’infrastructure FPGA (phase 2) échoue-t-elle sur ma conception HPS Boot First Intel® Stratix® 10 SoC ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition, la configuration de la phase 2 de l’infrastructure FPGA à partir du HPS dans le cadre d’un premier flux de démarrage HPS sur Intel Stratix® les périphériques 10 SoC pourraient tomber en panne lorsqu’ils fonctionnent depuis u-boot ou Linux pour les grands . Fichiers RBF.

    Résolution

    Le correctif 0.19 de la Intel® Quartus® logiciel Prime Pro Edition version 18.1 est disponible pour résoudre ce problème. Téléchargez et installez le correctif à partir des liens suivants, recompilez votre projet de logiciel Intel Quartus Prime Pro Edition et soumettez le fichier de programmation :

    Cela a été corrigé dans le logiciel Intel Quartus Prime Pro Edition v18.1.1.

    Produits associés

    Cet article concerne 1 produits

    FPGA SoC Intel® Stratix® 10 GX

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.