Bien que le Manuel de référence technique (TRM) pour les dispositifs SoC contienne une description de la façon dont le contrôleur QSPI fonctionne en mode dit indirect, il y avait une confusion quant à la façon dont le registre indaddrtrig devait être défini.
« Il s’agit de l’adresse de base qui sera utilisée par le contrôleur AHB. Lorsque l’adresse d’accès en lecture AHB entrante correspond à une plage d’adresses allant de cette adresse de déclenchement à l’adresse de déclenchement 15, la demande AHB sera complétée par la récupération des données de la SRAM des contrôleurs indirects.
La documentation sera mise à jour avec les informations de la section Solution de contournement/réparation.
Le texte suivant va remplacer la description existante dans la documentation mise à jour.
« Ce registre est utilisé par le contrôleur QSPI pour déterminer si les accès mémoire entrants sur la fenêtre mémoire QSPI AHB sont destinés à accéder au FIFO SRAM ou à être interprétés comme des demandes d’accès direct. Lorsque l’accès entrant est entre indaddrtrig .. indaddrtrig 15 l’accès est dirigé vers SRAM FIFO, sinon il est interprété comme une demande d’accès direct. Notez que peu importe l’adresse dans le indaddrtrig .. l’intervalle indaddrtrig 15 est accessible, tout accès est traité de la même manière et sera dirigé vers SRAM FIFO. Lorsque le mode direct n’est pas utilisé, la procédure recommandée est de laisser indaddrtrig comme 0 et d’utiliser la base de la fenêtre de mémoire AHB pour accéder à SRAM FIFO.