ID de l'article: 000086459 Type de contenu: Dépannage Dernière révision: 30/06/2021

Pourquoi le Intel Agilex® FPGA HPS entre-t-il accidentellement dans une réinitialisation à froid (HPS_COLD_nRESET broche) ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Selon la feuille de données Intel Agilex® 7 périphériques, la largeur minimale de réinitialisation du signal de HPS_COLD_nRESET est de 3 msec (Trst0). Si une largeur d’impulsion inférieure à 3 msec se produit sur cette broche, une réinitialisation accidentelle peut se produire. Le système HPS peut détecter par erreur des pulsations d’une largeur d’environ 0,3 msec.

    Résolution

    Pour contourner ce problème, implémentez un circuit de désélnce matériel externe qui tiendra le signal HPS_COLD_nRESET signalé pour un minimum de 3 msec.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.