ID de l'article: 000086458 Type de contenu: Dépannage Dernière révision: 15/04/2021

Pourquoi le démarrage en U s’arrête-t-il après plusieurs reconfigurations de FPGA répétées dans Intel Agilex® FPGA SoC 7 ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans Intel Agilex® 7 SoC FPGA rév. A, après une reconfiguration FPGA réussie, le démarrage u peut s’arrêter après un certain nombre de reconfigurations FPGA répétées.

    Le nombre de reconfigurations FPGA est indéterminé.

     

     

    Résolution

    Pour résoudre ce problème, suivez les étapes ci-dessous.

    Compilez un projet dans Intel® Quartus® logiciel Prime Pro Edition version 19.4 build 41 ou après. Et assurez-vous que vous avez la qdb disponible et que tous les fichiers ne sont pas décompressés.

    Téléchargez le script tcl et exécutez la commande

    Télécharger u2b_eco.tcl

    nom quartus_cdb -t u2b_eco.tcl

    nom quartus_asm .qpf

    Remarque : la première commande exécute le fichier de script pour remplacer le BCM dans le projet Quartus, et la deuxième commande rerunse l’assembleur pour que le sof se désinsère.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.