Dans certains cas, la fréquence d’horloge MPU HPS peut être différente de celle que l’utilisateur a sélectionnée en Qsys.
Ce problème est dû au fait que l’éditeur bsp utilise incorrectement les informations de transfert pour créer les paramètres du diviseur PLL c0 principaux à utiliser par le chargeur.
Le problème ne se produit pas sur toutes les configurations d’horloge, mais seulement pour certaines configurations qui nécessitent que le diviseur PLL c0 k principal soit modifié par rapport à la valeur par défaut de 1. L’utilisateur peut vérifier si la configuration est affectée en procédant comme suit :
o Examinez le fichier de transfert appelé hps.xml pour le paramètre appelé main_pll_c0_internal
o Examinez le préchargeur/généré/pll_config.h pour obtenir les paramètres suivants : CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT, CONFIG_HPS_ALTERAGRP_MPUCLK
o Si les deux valeurs de diviseur suivantes sont égales, le problème n’est pas présent :
· value1 = (main_pll_c0_internal 1)
· value2 = (CONFIG_HPS_ALTERAGRP_MPUCLK 1) x (CONFIG_HPS_MAINPLLGRP_MPUCLK_CNT 1)
Ce problème a été résolu dans la version 16.1 du logiciel Quartus® Prime Standard.