En raison d’un problème dans le Intel® FPGA SDK pour OpenCL version 19.3, cette fausse avertissement peut être produite lorsque l’on décode une boucle qui comprend des lectures/écritures à partir d’un ensemble de canaux. Cette boucle n’est pas insérée correctement.
Ce problème est résolu dans Intel® FPGA SDK pour la version 20.2 du logiciel OpenCL.