ID de l'article: 000086426 Type de contenu: Dépannage Dernière révision: 06/12/2018

erreur verilog hdl ou vhdl : déchiffrement de data_block a échoué

Environnement

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    En raison d’un problème dans la version 18.1 et antérieure du logiciel Intel® Quartus® Prime Pro Edition, il est possible que vous voyiez ce message d’erreur à l’étape de synthèse lors de la migration d’une IP.

    Résolution

    Pour contourner ce problème, l’IP affectée manuellement est très sensible dans Platform Designer.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Stratix® 10

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.