En raison d’un problème dans la version 17.1 De la version 2 du logiciel Intel® Quartus® Prime Standard Edition, vous pouvez observer les messages d’avertissement suivants lors de la migration d’une conception comprenant la mise à jour à distance Intel® FPGA IP cœur vers le logiciel Intel® Quartus® Prime Pro Edition version 17.1 Mise à jour 2 :
Avertissement (13228) : avertissement Verilog HDL ou VHDL à altera_remote_update_core.sv(292) : loquet déduit pour le next_state net[31]
Avertissement (16750) : avertissement HDL verilog à altera_remote_update_core.sv(292) : « next_state » à l’intérieur du bloc always_comb ne représente pas la logique combiné
Avertissement (13228) : avertissement Verilog HDL ou VHDL à altera_remote_update_core.sv(337) : loquet déduit pour le shift_in_counter_en net
Avertissement (16750) : avertissement HDL Verilog à altera_remote_update_core.sv(337) : « shift_in_counter_en » à l’intérieur du bloc always_comb ne représente pas une logique combinée
Ces messages d’avertissement peuvent être ignorés en toute sécurité, aucun latches physiques ne seront inclus dans les résultats de la compilation. Pour supprimer les messages d’avertissement, veuillez supprimer la mise à jour à distance Intel® FPGA IP les fichiers associés à Core de votre projet et créer une nouvelle instance générée par le logiciel Intel® Quartus® Prime Pro Edition.
Ce problème a été résolu dans la version 18.1 du logiciel Intel® Quartus® Prime Pro Edition.