Dans le document Intel® Arria® directives de connexion des broches des familles de broches 10 GX, GT et SX des périphériques, les directives de connexion des broches HPS_Shared_Q2_2 et des HPS_Shared_Q4_2 sont les suivantes :
« S’il est utilisé comme entrée NAND Ready/Busy, connectez cette broche à une résistance à tirant 1-10 kH pour VCCIO_HPS dans la banque d’E/S dédiée sur laquelle se trouve la broche NAND_RB. S’il est inutilisé, programmez-le dans le logiciel Intel Quartus Prime en tant qu’entrée avec une mise à l’avant faible ».
Cela est incorrect, la bonne déclaration doit être :
« S’il est utilisé comme entrée NAND Ready/Busy, connectez cette broche à une résistance à tirant 1-10 kH pour la VCCIO_2L dans la banque d’E/S dédiée sur laquelle se trouve la broche NAND_RB. S’il est inutilisé, programmez-le dans le logiciel Intel Quartus Prime en tant qu’entrée avec une mise en place faible ».
Cette typo devrait être corrigée dans la prochaine version de Quartus Prime.