En raison de périphériques flash série avancés et haute densité qui peuvent fonctionner en mode (mode d’adressage de trois octets/quatre octets) plus capables que la configuration commune qui est supposée par le mode d’adresse à trois octets, le Intel® Cyclone® V HPS se bloque lors de la configuration du registre de réinitialisation à froid (0xffd05004) HPS à l’aide de la commande UBOOT « mw 0xffd05004 0x00110001 » sans rétablir le mode d’adresse QSPI à trois octets. L’impression UART ci-dessous :
Processeur : Altera plateforme SOCFPGA
Carte mère : Altera carte Cyclone V SOCFPGA
I2C : prêt
DRAM : 1 GiB
MMC : ALTERA DWMMC : 0
SF : Délai de capture des données étalonné à 3 (0- 7)
SF : détecté N25Q512 avec la taille de la page 65536, total : 67108864
Avertissement – CRC défectueux, en utilisant l’environnement par défaut
Dans : série
Sortie : série
Erreur : série
Réseau : mii0
Appuyez sur n’importe quelle touche pour arrêter le redémarrement automatique : 0
SOCFPGA_CYCLONE5 #
SOCFPGA_CYCLONE5 nº mw 0xffd05004 0x00110001
Vous pouvez définir QSPI en mode d’adresse à trois octets avant de configurer le registre de réinitialisation à froid (0xffd05004) du HPS, ou extraire le h2f_cold_reset à partir d’une broche FPGA pour rétablir le mode d’adresse Flash QSPI en mode d’adresse à trois octets.