ID de l'article: 000086381 Type de contenu: Dépannage Dernière révision: 19/08/2021

Pourquoi est-ce que je vois des problèmes de coherence de cache entre le HPS et les FPGA sur Intel Agilex® 7 FPGA SoC dans Intel® Quartus® version 20.4 et antérieure du logiciel Prime Pro Edition ?

Environnement

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    En raison d’un problème dans la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition et les versions précédentes, les erreurs de coherency du cache peuvent être visibles sur Intel Agilex® 7 FPGA Conceptions SoC pour les transactions via le FPGA vers le pont SOC.

    Résolution

    Un correctif pour contourner ce problème a été publié pour vous-boot-socfpga et est disponible sur https://github.com/altera-opensource/u-boot-socfpga

    à partir des branches suivantes

    https://github.com/altera-opensource/u-boot-socfpga

    V2020.10

    • HSD #14012926793 : cache : ncore : désactivez le filtreassur de l’amorc
    • Date de validation : 31 mars 2021
    • identifiant commit c79c23c6201819ca32b6739eff2e2b25e19f6624

    Ce correctif est inclus dans les branches ultérieures.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Agilex™ 7

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.