ID de l'article: 000086356 Type de contenu: Dépannage Dernière révision: 02/11/2020

Pourquoi la configuration FPGA échoue-t-elle à partir de Linux/U-Boot et provoque-t-elle le blocage du HPS sur Intel® Stratix® périphériques SX 10 lorsque j’utilise les flux binaires de phase 1 et de phase 2 avec RSU activé qui sont générés...

Environnement

  • Intel® Quartus® Prime Pro Edition
  • FPGA Intel® Stratix® 20 IP pour interfaces de mémoire externe
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Pourquoi la configuration FPGA échoue-t-elle à partir de Linux/U-Boot et provoque-t-elle le blocage du HPS sur Intel® Stratix® périphériques SX 10 lorsque j’utilise les flux binaires de phase 1 et de phase 2 avec RSU activé qui sont générés à partir de différentes versions du logiciel Intel® Quartus® Prime Pro Edition ?

    Le mélange des flux binaires de phase 1 et de phase 2 générés à partir de différentes versions du logiciel Prime Pro Edition Intel® Quartus® est un cas d’utilisation non pris en charge.

    Résolution

    Ce problème est résolu à partir de la version 20.4 du logiciel Intel® Quartus® Prime Pro Edition.

    Produits associés

    Cet article concerne 1 produits

    Intel® Stratix®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.