ID de l'article: 000086335 Type de contenu: Dépannage Dernière révision: 14/02/2017

Les modèles de synchronisation de périphériques Arria 10 pour les chemins d’entrée avec des normes d’E/S étalonnées ont-ils été modifiés depuis la version 16.1 de la mise à jour 1 du logiciel Quartus Prime ?

Environnement

  • Intel® Quartus® Prime Pro Edition
  • I O
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    Oui, depuis la version 16.1 de Quartus® Prime, les modèles de synchronisation des chemins d’entrée des E/S ont été mis à jour pour Arria® 10 périphériques. Cela affecte les conceptions qui utilisent des broches d’entrée avec des normes d’E/S étalonnées et la terminaison d’entrée 40, 50 ou 60 ohm. Les E/S 3V ne sont pas affectées car elles ne prennent pas en charge les terminaisons étalonnées.

    Résolution

    Si la conception utilise les configrations d’E/S affectées, reconnectez l’Analyseur de synchronisation TimeQuest sur la version 16.1 ou une version ultérieure du logiciel Quartus Prime. Pour l’IP d’interface de mémoire externe (EMIF), une extériorisation de la PI est nécessaire. En cas de violations de synchronisation, exécutez le Fitter dans la version 16.1 Update 2 ou une version ultérieure du logiciel Quartus Prime pour fermer le timing de la conception.

    Produits associés

    Cet article concerne 1 produits

    FPGA et FPGA SoC Intel® Arria® 10

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.