ID de l'article: 000086324 Type de contenu: Dépannage Dernière révision: 30/11/2015

Le guide de l’utilisateur du cœur IP 40-100GbE décrit de manière incorrecte IPG_DEL_PERIOD registre

Environnement

    Édition d'abonnement Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problème critique

Descriptif

La fonction MAC et PHY MegaCore Ethernet de 40 et 100 Gbit/s Le guide de l’utilisateur décrit le registre des cœurs IP 40-100GbE IPG_DEL_PERIOD au 0x126 de décalage de manière incorrecte.

Le guide de l’utilisateur indique que si des bits [11:0] du registre sont bits maintenez la valeur N, le MAC supprime les octets d’inactivité supplémentaires de l’inter-paquet séquence d’inactivité du fossé (IPG) dans le rapport d’un octet d’inactivité pour chaque (8 x N) blocs de 8 octet. Ces informations sont incorrectes.

En fait, si la valeur dans le registre est N, le MAC supprime octets inactifs supplémentaires pour l’IPG dans le rapport d’un octet d’inactivité pour chaque Blocs N 8 octet.

Résolution

Pour résoudre ce problème, assurez-vous de définir la valeur dans le IPG_DEL_PERIOD registre sur la définition corrigée dans cet erratum.

Ce problème est résolu dans la version 14.1 des 40 et Guide de l’utilisateur de la fonction MegaCore MAC et PHY 100 Gbit/s Ethernet.

Produits associés

Cet article concerne 1 produits

Circuits programmables Intel®

1

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.