ID de l'article: 000086323 Type de contenu: Dépannage Dernière révision: 13/08/2012

Pourquoi les contraintes de synchronisation core_clk_out pour les interfaces PCI Express des périphériques Cyclone® IV GX sont-elle ignorées par le logiciel Quartus® II ?

Environnement

    Composant générique
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

En raison d’un problème dans la version 9.1 SP1 du logiciel Quartus® II et versions antérieures, pour les périphériques Cyclone® IV GX, la contrainte de core_clk_out SDC générée automatiquement est effectuée incorrectement et l’avertissement suivant sera généré au cours de l’analyse et de la phase de sythèse.

Avertissement : affectation ignorée : create_clock -nom {core_clk_out} -période 8.000 -waveform { 0.000 4.000 } [get_nets {*altpcie_hip_pipen1b_inst|core_clk_out~clkctrl}]
Avertissement : Argument <targets> est une collection vide

Pour contourner ce problème, changez la contrainte core_clk_out SDC dans le fichier <l'>.sdc sur :
create_clock -nom {core_clk_out} -période 8,000 [get_nets *altpcie_hip_pipen1b_inst|core_clk_out*]

Résolution

Ce problème n’est pas prévu pour être résolu dans une prochaine version du logiciel Quartus II.

Produits associés

Cet article concerne 1 produits

FPGA GX Cyclone® IV

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.