ID de l'article: 000086309 Type de contenu: Dépannage Dernière révision: 11/09/2012

Pourquoi est-ce que je vois des violations de synchronisation de récupération dans le ALTLVDS_RX mégafunction dans ma conception ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Il est possible que vous voyiez des violations de la synchronisation de récupération sur le chemin de réinitialisation depuis votre registre de réinitialisation avec le code utilisateur via le port rx_cda_reset du mégafunction ALTLVDS_RX aux signaux suivants *altlvds_rx_component|*auto_generated|rx*bit_slip_reg

Adressez-vous à ces chemins en appliquant un ensemble de affectations de set_multicycle_path telles que celles ci-dessous :

set_multicycle_path -from [get_keepers ] \
    -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \
    -setup -end 3 .
set_multicycle_path -from [get_keepers ] \
    -to [get_keepers {*altlvds_rx_component|*auto_generated|rx*bit_slip_reg}] \
    -hold -end 2 .

La valeur de ces affectations peut varier en fonction de la relation entre l’horloge utilisée pour votre registre externe et le port rx_outclock du ALTLVDS_RX mégafunction.

Altera recommande d’utiliser le port rx_outclock de la ALTLVDS_RX mégafunction pour horloger le registre de réinitialisation externe pour synchroniser la réinitialisation dans le domaine correct.

Produits associés

Cet article concerne 24 produits

FPGA Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV E
FPGA GX Cyclone® IV
FPGA Stratix® V GT
FPGA Cyclone® II
FPGA Stratix® V GS
FPGA Stratix® II GX
FPGA Stratix® II
FPGA Cyclone®
FPGA Stratix® III
FPGA Stratix® II GX
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Arria® GX
FPGA Stratix® II GT
FPGA Stratix® V E
FPGA Stratix®
Périphériques ASIC HardCopy™ III
Périphériques ASIC HardCopy™ IV E
FPGA Stratix® GX
Périphériques ASIC HardCopy™ IV GX
FPGA Cyclone® III LS
FPGA Stratix® IV E

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.