ID de l'article: 000086233 Type de contenu: Dépannage Dernière révision: 25/05/2015

Les contraintes de synchronisation du fichier SDC JESD204B généré automatiquement causent une violation de la synchronisation pour les IP non JESD.

Environnement

  • Édition d'abonnement Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problème critique

    Descriptif

    La contrainte set_max_delay dans le fichier SDC JESD204B généré automatiquement qui limite la synchronisation entre le chemin de données PHY et JESD204B n’est pas spécifique au lecteur JESD.

    Par exemple :

    set_max_delay -from [get_keepers {*inst_sv_hssi_8g_rx_pcs|syncdatain*}] 8.000ns set_max_delay -to [get_keepers {*inst_sv_hssi_8g_tx_pcs|syncdatain*}] 8.000ns

    Cette contrainte peut limiter les exigences de synchronisation d’autres cœurs IP et entraîner violation de synchronisation non valide.

    Résolution

    Téléchargez et exécutez les correctifs disponibles :

    Correctif Quartus II 14.1 0.28

    Correctif Quartus II 14.0 0.36

    Produits associés

    Cet article concerne 1 produits

    Circuits programmables Intel®

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.