La reconfiguration PLL tombera en panne si les signaux d’instructions de vos paramètres sont cadenagés par ALTPLL_RECONFIG scanclk pour lancer la reconfiguration PLL. Le ALTPLL_RECONFIG mégafunction est loquet à chaque bord montant de son horloge d’entrée. Le ALTPLL_RECONFIG génère un scanclk qui a la même fréquence que l’horloge d’entrée, mais il y a un certain retard entre l’horloge d’entrée et le scanclk. Si vous avez cadencé les signaux d’instructions des paramètres à l’aide de scanclk, ces signaux auraient pu manquer le premier bord montant de l’horloge d’entrée et doivent attendre que le bord montant suivant soit loqueté. Si le signal d’entrée du paramètre n’est pas suffisamment long pour être loqué jusqu’à la périphérie montante suivante, le ALTPLL_RECONFIG mégafunction ne peut pas reconnaître ces instructions et peut entraîner une panne de reconfiguration PLL. Pour éviter cette panne, vous pouvez horloger tous les signaux d’instructions des paramètres avec l’horloge d’entrée ALTPLL_RECONFIG, de sorte que ces signaux seront loquetés au premier bord montant de l’horloge d’entrée.
Pour plus d’informations, reportez-vous à Megafunction de reconfiguration du circuit de verrouillage de phase (ALTPLL_RECONFIG) (PDF).