ID de l'article: 000086209 Type de contenu: Information et documentation de produit Dernière révision: 21/08/2012

Comment interfacer les lignes TDI et TDO des broches JTAG des périphériques de MAX série qui ont des niveaux VCCIO différents ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Vous pouvez interfacer les lignes TDI et TDO des broches JTAG des périphériques de MAX® série qui ont des niveauxV CCIO différents en insérant un changement de niveau entre les périphériques.

Reportez-vous à configurer des chaînes de Altera FPGA mixtes (PDF) pour obtenir un exemple d’interface entre les lignes TDI et TDO des broches JTAG qui ont des niveaux VCCIO différents.

Produits associés

Cet article concerne 5 produits

CPLD Intel® MAX® 10 9000
CPLD Intel® MAX® 7000A
CPLD Intel® MAX® 7000S
CPLD Intel® MAX® 7000B
CPLD MAX® II

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.