ID de l'article: 000086207 Type de contenu: Dépannage Dernière révision: 18/02/2015

Pourquoi le cœur IP Core pad Ethernet triple vitesse est-il de deux octets zéros avant l’adresse de destination du MAC ?

Environnement

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descriptif

Pour aligner les en-têtes de paquets vers une limite de 32 bits, les tampons de cœur IP Ethernet à trois vitesses ont deux octets zéros d’avance sur l’adresse de destination MAC si l’option « Aligner les en-têtes de paquets vers la limite 32 bits » est activée.

Produits associés

Cet article concerne 29 produits

FPGA Arria® II GZ
FPGA GX Cyclone® IV
FPGA Cyclone® III
FPGA SoC Cyclone® V ST
FPGA Arria® II GX
FPGA Stratix® II
FPGA Cyclone® IV E
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® III LS
FPGA Arria® V GZ
FPGA Cyclone® V E
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® II GX
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® II GT
FPGA Stratix® II GX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Vous avez besoin d'aide ?

Contacter l'assistance

Avertissement

1

Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c’est la version anglaise qui prévaut. Afficher la version anglaise de cette page.