ID de l'article: 000086205 Type de contenu: Dépannage Dernière révision: 13/12/2013

Pourquoi l’auteur de la netlist EDA ne crée-t-il pas une netlist valide pour la simulation au niveau de la porte de l’IP dur 28 nm de la série V pour la fonction PCI Express MegaCore ?

Environnement

  • Intel® Quartus® Prime Standard Edition
  • Simulation
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descriptif

    L’auteur de la netlist EDA ne prend actuellement pas en charge la simulation au niveau de la porte pour l’IP dur de la série V pour la fonction PCI Express® MegaCore®.

    Résolution

    Ce problème est résolu à partir de la version 14.1 du logiciel Intel® Quartus® Prime Pro/Standard Edition.

    Produits associés

    Cet article concerne 13 produits

    FPGA Stratix® V GT
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA Arria® V GT
    FPGA Stratix® V E
    FPGA SoC Arria® V ST
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Stratix® V GX
    FPGA SoC Arria® V SX
    FPGA Arria® V GX
    FPGA Stratix® V GS
    FPGA Cyclone® V GT

    Vous avez besoin d'aide ?

    Contacter l'assistance

    Avertissement

    1

    Toutes les publications et l'utilisation du contenu de ce site sont soumis aux Conditions d'utilisation d'Intel.fr.

    Le contenu de cette page est une combinaison de traduction humaine et informatique du contenu original en anglais. Ce contenu vous est fourni pour votre commodité et à titre informatif seulement et ne saurait être totalement exact ou complet. En cas de contradiction entre la version anglaise de cette page et la traduction, c'est la version anglaise qui prévaut. Afficher la version anglaise de cette page.